# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-353328

(43) Date of publication of application: 06.12.2002

(51)Int.CI.

H01L 21/822 H01L 27/04

(21)Application number: 2001-162122

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

30.05.2001

(72)Inventor: YOSHIYAMA KENJI


MORITA KIYOAKI

## (54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

### (57)Abstract:

PROBLEM TO BE SOLVED: To enable a high reliability (life time)of an MIM capacitance element by improving a structure of the MIM capacitance element and by improving manufacturing process.

SOLUTION: A lower metal layer 2B is provided on a lower interlayer dielectric 1 in an MIM capacitance element forming region 2000. This lower metal layer 2B is manufactured by the same step as a lower wiring layer 2A. A dielectric layer 3A and an upper metal layer 4 that are patterned using the same mask are provided on the lower metal layer 2B. In a film thickness, the upper metal layer 4 is formed thinner than the lower metal layer 2B.



# LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-353328 (P2002-353328A)

(43)公開日 平成14年12月6日(2002.12.6)

(51) Int.Cl.7

識別記号

FΙ

テーマコート\*(参考)

H01L 21/822 27/04

H01L 27/04

C 5F038

## 審査請求 未請求 請求項の数13 OL (全 16 頁)

(21)出願番号

特願2001-162122(P2001-162122)

(22)出魔日

平成13年5月30日(2001.5.30)

(71)出顧人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 吉山 健司

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 森田 清明

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100064746

弁理士 深見 久郎 (外4名)


最終頁に続く

#### (54) 【発明の名称】 半導体装置およびその製造方法

## (57)【要約】

【課題】 MIM容量素子の構造の改善、および製造工 程の改善を図ることにより、MIM容量素子の高信頼性 (寿命)を可能とする。

【解決手段】 MIM容量素子形成領域2000の下層 層間絶縁膜1の上には、下層金属層2Bが設けられてい る。この下層金属層2Bは、下層配線層2Aと同一工程 により製造されている。下層金属層2Bの上には、同一 のマスクを用いてパターニングされた、誘電体層3A と、上層金属層4とが設けられている。上層金属層4 は、下層金属層2Bよりも膜厚さが薄く形成されてい る。



1:下層層間能線膜 2A:下層配線層 2B:下層金翼層

4:上層金属層 6:反射防止膜

2a,9a: TIN層 2b,4a,9b: AICu居 7A,7B,7C,7D,11:配線ライン 7a,7b,7c,7d,11a: ピアホール

2c,4b,9c:TIN(上侧)/Ti (下侧)眉 9A,9B,9C:上層配線層

3A: 誘電体層

1

#### 【特許請求の範囲】

【請求項1】 下層金属層と、誘電体層と、上層金属層 とが積層してなる容量素子と、所定領域に設けられる配 線層と、前記下層金属層に第1ビアホールを介して接続 される第1配線ラインと、前記上層金属層に第2ビアホ ールを介して接続される第2配線ラインと、前記配線層 に第3ビアホールを介して接続される第3配線ライン と、を備える半導体装置であって、

前記下層金属層は、前記配線層と同一製造工程で形成さ れた同一部材からなり、

前記第1配線ラインおよび前記第2配線ラインは、前記 第1ビアホール、前記第2ビアホール、および前記第3 ビアホールが同時に形成された後、第3配線ラインと同 一製造工程で形成された同一部材からなる、半導体装

【請求項2】 前記上層金属層の厚さは、前記下層金属 層の厚さよりも薄く設けられる、請求項1に記載の半導 体装置。

【請求項3】 前記誘電体層と、前記上層金属層とは、 同一のマスクを用いてパターニングされることにより、 それそれ同一形状を有する、請求項1に記載の半導体装 置。

【請求項4】 前記上層金属層は、前記誘電体層の上に 設けられる第1金属層と、前記第1金属層の上に設けら れる第2金属層とを有し、

前記第1金属層の端面は、前記第2金属層の端面よりも 内側に後退するように設けられる、請求項1に記載の半 導体装置。

【請求項5】 前記上層金属層の端面は、サイドウォー ル絶縁膜により覆われている、請求項1に記載の半導体 30 or Metal (以下、MIMと称する) 容量素子の構造、 装置。

【請求項6】 当該半導体装置の下方には、層間絶縁膜 を介在して下層配線層が設けられ、前記容量素子を構成 する前記上層金属層の下方領域において、前記下層金属 層と前記下層配線層との間の前記層間絶縁膜には、ビア ホールが存在しないことを特徴とする、請求項1に記載 の半導体装置。

【請求項7】 当該半導体装置の下方には、層間絶縁膜 が設けられ、前記容量素子を構成する前記上層金属層の 下方領域の前記層間絶縁膜には、他の下層配線層が存在 40 しないことを特徴とする、請求項1に記載の半導体装

【請求項8】 当該半導体装置の下方には、第1層間絶 **縁膜が設けられ、** 

前記第1層間絶縁膜の下方には、第2層間絶縁膜が設け Sh.

前記第2層間絶縁膜の前記容量素子の下方領域には、金 属配線層が設けられる、請求項1に記載の半導体装置。

【請求項9】 当該半導体装置は、動作に寄与しないダ

量素子をさらに備え、平面的に見て、前記容量素子と前 記ダミー容量素子とが均等に配置されていることを特徴 とする、請求項1に記載の半導体装置。

【請求項10】 下層金属層と、誘電体層と、上層金属 層とが積層してなる容量素子と、所定領域に設けられる 配線層と、前記下層金属層に第1ビアホールを介して接 続される第1配線ラインと、前記上層金属層に第2ビア ホールを介して接続される第2配線ラインと、前記配線 層に第3ビアホールを介して接続される第3配線ライン 10 と、を備える半導体装置の製造方法であって、

前記配線層と同一製造工程で前記下層金属層を形成する 工程と.

前記第1ビアホール、前記第2ビアホール、および前記 第3ビアホールが同時に形成された後、前記第3配線ラ インと同一製造工程で前記第1配線ラインおよび前記第 2配線を形成する工程と、を備える、半導体装置の製造 方法。

【請求項11】 前記上層金属層の厚さは、前記下層金 属層の厚さよりも薄く形成される、請求項10に記載の<br /> 20 半導体装置の製造方法。

【請求項12】 前記誘電体層と、前記上層金属層と は、同一のマスクを用いてパターニングされる、請求項 10に記載の半導体装置の製造方法。

【請求項13】 前記誘電体層は、反射防止膜の機能を 含む、請求項10に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体装置およ びその製造方法に関し、より特定的には、MetalInsulat およびその製造方法に関する。

[0002]

【従来の技術および発明が解決しようとする課題】近 年、アナログ回路において、高精度で大容量の容量素子 の必要性が高まりつつある。従来は、容量素子として、 ゲート容量素子、PIP (Poly Si Insul-ator Poly Si) 容量素子がアナログ回路に搭載されてきた。しか し、これらの容量素子の構造は、電極の高抵抗、空乏層 膜厚の変化による容量値の電圧依存性等の問題を有し、 高精度な容量素子には適していない。また、PIP容量 素子を有しない半導体装置の製造工程に比べ、PIP容 量素子を有する半導体装置の製造工程は、熱処理工程が 余分に必要となるため、高精度なトランジスタおよび抵 抗索子の特性に影響を与え、それらの特性を考慮して製 造工程の制御を行なうことは困難であった。

【0003】一方、特開2000-228497号公 報、特開2000-101023、および米国特許公報 第5, 926, 359号公報等に開示されるMetal Ins ulatorMetal (以下、MIMと称する) 容量素子は、上 ミー上層金属層とダミー下層金属層とを有するダミー容 50 層電極および下層電極がMetal構造であるため、電極の

低抵抗化、空乏層による容量値の電圧依存性がない、M IM構造の形成時に、余分な熱処理が不要である、等の 利点が挙げられ、アナログ回路においては、PIP容量 素子に代わりM I M容量素子が使用されるようになって きている。

【0004】しかし、アナログ回路にMIM容量素子を 用いる場合、MIM容量素子の高信頼性(寿命)に関し て、さらなる構造および製造工程の最適化を図る必要が ある。したがって、この発明の目的は、MIM容量素子 改善、および製造工程の改善を図ることにより、MIM 容量素子の高信頼性(寿命)を可能とすることにある。 [0005]

【課題を解決するための手段】上記目的を達成するた め、本発明に基いた半導体装置の1つの局面において は、下層金属層と、誘電体層と、上層金属層とが積層し てなる容量素子と、所定領域に設けられる配線層と、上 記下層金属層に第1ビアホールを介して接続される第1 配線ラインと、上記上層金属層に第2ビアホールを介し て接続される第2配線ラインと、上記配線層に第3ビア 20 ホールを介して接続される第3配線ラインと、を備える 半導体装置であって、上記下層金属層は、上記配線層と 同一製造工程で形成された同一部材からなり、上記第1 配線ラインおよび上記第2配線ラインは、上記第1ビア ホール、上記第2ビアホール、および上記第3ビアホー ルが同時に形成された後、第3配線ラインと同一製造工 程で形成された同一部材からなる。

【0006】上記半導体装置によれば、容量素子を構成 する下層金属層が、配線層の製造工程で同時に形成され ていることから、配線層を、配線層と下層金属層とに分 30 離するための、マスク(写真製版工程)を1枚追加する のみでよく、下層金属層を形成するために別工程を設け る必要がなく、また、下層金属層に通じる第1ビアホー ル、上層金属層に通じる第2ビアホールを形成する工 程、および第1および第2ビアホール内に、それぞれ第 1および第2配線ラインを形成する工程においても、従 来の配線層に通じる第3ビアホール、および第3ビアホ ール内に、第3配線ラインを形成する工程で同時に形成 されているため、容易に本構造を得ることができる。

【0007】また、上記発明において好ましくは、上記 40 上層金属層の厚さは、上記下層金属層の厚さよりも薄く 設けられる。これにより、容量素子の上に形成される層 間絶縁膜の表面のCMP技術による平坦化を容易にする ことが可能となる。

【0008】また、上記発明において好ましくは、上記 誘電体層と、上記上層金属層とは、同一のマスクを用い てパターニングされることにより、それそれ同一形状を 有する。

【0009】また、上記発明において好ましくは、上記 上層金属層は、上記誘電体層の上に設けられる第1金属 50 量素子を備え、平面的に見て、上記容量素子と上記ダミ

層と、上記第1金属層の上に設けられる第2金属層とを 有し、上記第1金属層の端面は、上記第2金属層の端面 よりも内側に後退するように設けられる。この構成によ れば、容量素子を構成する上層金属層の第1金属層の端 面が、誘電体層の除去時に用いられるエッチャントに直 接さらされないため、第1金属層の端部の損傷が緩和さ れ、容量素子のリーク低減による容量素子の信頼性を向 上させることが可能になる。

【0010】また、上記発明において好ましくは、上記 を用いる半導体装置において、MIM容量素子の構造の 10 上層金属層の端面は、サイドウォール絶縁膜により覆わ れている。この構造によれば、少なくとも上層金属層の 側面にがサイドウォール絶縁膜により覆われていること から、上層金属層の上に反射防止膜等が形成された場合 においても、下層金属層と上層金属層との間におけるリ ークの防止を図ることが可能になる。

> 【0011】また、上記目的を達成するため、本発明に 基いた半導体装置の他の局面においては、上記半導体装 置の構成において、上記半導体装置の下方には、層間絶 縁膜を介在して下層配線層が設けられ、上記容量素子を 構成する上記上層金属層の下方領域において、上記下層 金属層と上記下層配線層との間の上記層間絶縁膜には、 ビアホールが存在しないことを特徴とする。この構成に より、誘電体層に凹凸が生じることがなくなるため、誘 電体層の表面積が設計値どおりとなり、容量素子の容量 を安定させることが可能になる。

【0012】また、上記目的を達成するため、本発明に 基いた半導体装置のさらに他の局面においては、上記半 導体装置の構成において、上記半導体装置の下方には、 層間絶縁膜が設けられ、上記容量素子を構成する上記上 層金属層の下方領域の上記層間絶縁膜には、他の配線層 が存在しないことを特徴とする。この構成により、配線 層間に生じる寄生容量の低減が図られ、容量素子を有す る半導体装置の機能の信頼性の向上を図ることが可能に なる。

【0013】また、上記目的を達成するため、本発明に 基いた半導体装置のさらに他の局面においては、上記半 導体装置の構成において、上記半導体装置の下方には、 第1層間絶縁膜が設けられ、上記第1層間絶縁膜の下方 には、第2層間絶縁膜が設けられ、上記第2層間絶縁膜 の上記容量素子の下方領域には、金属配線層が設けられ る。この構成により、容量素子に近接して設けられる素 子または配線層の、容量素子からの影響を金属配線層に よりシールドすることが可能になり、容量素子を有する 半導体装置の機能の信頼性の向上を図ることが可能にな

【0014】また、上記目的を達成するため、本発明に 基いた半導体装置のさらに他の局面においては、上記半 導体装置の構成において、さらに、動作に寄与しないダ ミー上層金属層とダミー下層金属層とを有するダミー容 一容量素子とが均等に配置されていることを特徴とす る。この構成により、チップ内に均一に高い領域(実際 に機能する容量素子と、ダミーM I M容量素子) が形成 されるため、層間絶縁膜が、CMP研磨により均一に平 坦化されることが可能になる。

5

【0015】また、上記目的を達成するため、本発明に 基いた半導体装置の製造方法においては、下層金属層 と、誘電体層と、上層金属層とが積層してなる容量素子 と、所定領域に設けられる配線層と、上記下層金属層に 第1ビアホールを介して接続される第1配線ラインと、 上記上層金属層に第2ビアホールを介して接続される第 2配線ラインと、上記配線層に第3ビアホールを介して 接続される第3配線ラインと、を備える半導体装置の製 造方法であって、上記配線層と同一製造工程で上記下層 金属層を形成する工程と、上記第1ビアホール、上記第 2ビアホール、および上記第3ビアホールが同時に形成 された後、上記第3配線ラインと同一製造工程で上記第 1配線ラインおよび上記第2配線を形成する工程とを備 える.

る下層金属層を、下層配線層の製造工程で同時に形成す ることが可能になり、配線層を下層配線層と下層金属層 に分離するための、マスク (写真製版工程)を1枚追加 するのみでよく、下層金属層を形成するために別工程を 設ける必要がない。

【0017】また、下層金属層に通じる第1ビアホー ル、上層金属層に通じる第2ビアホールを形成する工 程、および第1および第2ビアホール内に、それぞれ第 1および第2ラインを形成する工程においても、従来の 下層配線層に通じる第3ビアホール、および第3ビアホ 30 間絶縁膜1の上には、下層金属層2Bが設けられてい ール内に、第3配線ラインを形成する工程で同時に形成 することが可能になり、第1、第2ビアホール、および 第1、第2配線ラインを形成するために別工程を設ける 必要がない。

【0018】また、好ましくは、上記上層金属層の厚さ が、上記下層金属層の厚さよりも薄く形成される。これ により、層間絶縁膜の表面のCMP技術による平坦化を 容易にすることが可能となる。

【0019】また、好ましくは、上記誘電体層と、上記 れる。これにより、製造工程の簡略化を図ることが可能 になる。

【0020】また、好ましくは、上記誘電体層は、反射 防止膜の機能を含む。これにより、後工程において、反 射防止膜を形成する必要がなくなり、製造工程の簡略化 を図ることが可能になる。

[0021]

【発明の実施の形態】以下、本発明に基いた各実施の形 態における半導体装置およびその製造方法について、図 を参照して説明する。

【0022】 (実施の形態1) 本実施の形態における半 導体装置およびその製造方法について、図1から図6を 参照して説明する。 なお、図1は、本実施の形態におけ るMIM容量素子を有する半導体装置の構造を示す断面 図であり、図2から図6は、図1の断面構造にしたがっ た製造方法を示す製造工程図である。

6

【0023】(断面構造)図1を参照して、本実施の形 態における半導体装置は、配線層形成領域1000と、 MIM容量素子形成領域2000とを有する。下層層間 10 絶縁膜1が、配線層形成領域1000およびMIM容量 素子形成領域2000の両領域に設けられている。下層 層間絶縁膜1のMIM容量素子形成領域2000には、 ビアホール11a内に配線ライン11が設けられてい る。

【0024】配線層形成領域1000の下層層間絶縁膜 1の上には、下層配線層2Aが設けられている。この下 層配線層 2 Aは、TiN層 2 a 、AICu層 2 b 、およ びTiN/Ti層2bから構成される。下層配線層2A の上方には、層間絶縁膜8を介在して、上層配線層9A 【0016】この製造方法によれば、容量素子を構成す 20 が設けられている。上層配線層9Aも、下層配線層2A と同様に、TiN層9a、AlCu層9b、およびTi N(上側)/Ti(下側)層9cから構成される。

> 【0025】下層配線層2Aと上層配線層9Aとは、層 間絶縁膜8のビアホール7a内に設けられた配線ライン 7 Aにより電気的に接続されている。なお、下層配線層 2Aの表面には、P-SiOnからなる反射防止膜6が 形成されている。この反射防止膜6は、後述する製造工 程において用いられるものである。

> 【0026】MIM容量素子形成領域2000の下層層 る。この下層金属層2Bは、下層配線層2Aと同一工程 により製造されているため、TiN層2a、AlCu層 2b、およびTiN(上側)/Ti(下側)層2cから 構成される。

【0027】下層金属層2Bの上には、所定形状にパタ ーニングされた、P-TESOからなる誘電体層3A と、上層金属層4とが設けられている。上層金属層4 は、AICu/Ti (100nm/50nm) 層4a、 およびTiN (上側) /Ti (下側) 層4bから構成さ 上層金属層とは、同一のマスクを用いてパターニングさ 40 れる。上層金属層4の上面および側面、誘電体層3Aの 側面を覆い、かつ、露出する下層金属層2Bの表面を覆 うように、P-SiONからなる反射防止膜6が設けら れている。

> 【0028】上層金属層4の上方には、層間絶縁膜8を 介在して、上層配線層9B,9Cが設けられている。上 層配線層9B, 9Cは、上記上層配線層9Aと同様に、 TiN層9a、AlCu層9b、およびTiN (上側) **/Ti(下側)層9cから構成される。**

【0029】下層金属層2Bと上層配線層9Bとは、層 間絶縁膜8のピアホール7b内に設けられた配線ライン

7 Bにより電気的に接続されている。また、上層金属層 4と上層配線層9Cとは、層間絶縁膜8のビアホール7 c、7d内に設けられた配線ライン7C、7Dにより電 気的に接続されている。

【0030】(製造工程)次に、図2から図6を参照し て、上記構成からなる半導体装置の製造方法について説 明する。まず、図2を参照して、ビアホール11aに設 けられた配線ライン11を有する下層層間絶縁膜1の上 に、下層配線層2A、およびMIM容量素子の下層金属 層2Bを構成する配線層2を形成する。この配線層2と しては、膜厚さ約50nmのTiN層2a、膜厚さ約3 00nmのAlCu層2b、および膜厚さ約30nm/ 2nmのTiN/Ti層2cを順次形成する。次に、T iN/Ti層2cの上に、誘電体層3Aとして、たとえ ばP-TESOを約50nm形成する。

【0031】次に、MIM容量素子の上層金属層4を構 成する、膜厚さ約100nmのA1Cu/Ti(100 nm/50nm) 層4a、および膜厚さ約30nm/2 nmのTiN/Ti層4bを形成する。なお、上層金属 層4の膜厚さは、少なくとも下層電極2Bを構成する配 20 れる。 線層2の膜厚さより薄く形成することにより、後に形成 する層間絶縁膜8の平坦化を容易にする。次に、MIM 容量素子形成領域2000に、写真製版技術により、所 定形状のパターンを有するレジスト膜5を形成する。

【0032】次に、図3を参照して、レジスト膜5をマ スクにして、Cl<sub>2</sub>とBC<sub>13</sub>との混合ガスを用いて、誘 電体層3A、および上層金属層4のパターニングを行な う。その後、レジスト膜5の除去を行なう。なお、上層 金属層4のみをレジスト膜5を用いてパターニングし、 その後、レジスト膜5を除去して、エッチバックにより 誘電体層3Aを除去することも可能である。この場合に は、上層金属層4の最上層に保護膜として、たとえばP -TEOS膜を約50nm積層しても構わない(図示省 略)。

【0033】次に、図4を参照して、上層金属層4の上 面および側面、誘電体層3Aの側面を覆い、かつ、露出 する配線層2の表面を覆うように、膜厚さ約50nmの P-SiONからなる反射防止膜6を形成する。次に、 反射防止膜6の上に、写真製版技術を用いて、配線層形 成領域1000と、MIM容量素子形成領域2000と の境界領域に、所定の開口部17aを有するレジスト膜 17を形成する。その後、図5を参照して、このレジス ト膜17をマスクにして、反射防止膜6および配線層2 のエッチングを行なう。これにより、配線層形成領域1 000において、下層配線層2Aおよび下層金属層2B が完成する。その後、レジスト膜17を除去する。

【0034】次に、図6を参照して、下層層間絶縁膜1 の上方全面に、層間絶縁膜8を形成する。その後、層間 絶縁膜8に、下層配線層2Aに通じるピアホール7a、 下層金属層2Bに通じるピアホール7b、上層金属層4 50 態における半導体装置の構造を示す断面図であり、図8

に通じるビアホール7 c, 7 dを同時に形成し、各ビア ホール 7 a, 7 b, 7 c, 7 d内に、それぞれ配線ライ ン7A, 7B, 7C, 7Dを同時に形成する。その後、 層間絶縁膜8の上面に、TiN層9a、AlCu層9 b、およびTiN/Ti層9cを形成し、所定の形状に パターニングを行なうことにより、配線ライン7Aに接 続する上層配線層9A、配線ライン7Bに接続する上層 配線層9B、配線ライン7C, 7Dに接続する上層配線 層9Cを形成する。これにより、図1に示す本実施の形 10 態におけるMIM容量素子を有する半導体装置が完成す る。なお、上層配線層9A、上層配線層9Bおよび上層 配線層9Cは、アルミからなる配線層でも構わない。

8

【0035】なお、上記半導体装置の製造方法におい て、誘電体層3は窒化膜系の単層構造、酸化膜系と窒化 膜系との2層構造のいずれの構造を採用しても同様の作 用・効果が得られる。また、MIM容量素子の上層金属 層4は最下層にコンダクティングレイヤとして、たとえ ば、TiN層を追加しても同様の作用・効果が得られ る。また、反射防止膜6を省略しても同様の効果が得ら

【0036】また、上層金属層4および下層金属層2B の積層構造としては、上記積層構造以外に、Cu(上 側)/TaN(下側)、Cu(上側)/Ta/TaN (下側) が挙げられる。

【0037】(作用・効果)以上、本実施の形態におけ る半導体装置およびその製造方法によれば、MIM容量 素子を構成する下層金属層2Bを、下層配線層2Aの製 造工程で同時に形成することが可能になり、図5に示す ように、配線層2を下層配線層2Aと下層金属層2Bに 30 分離するためのマスク (写真製版工程) を1枚追加する のみでよく、下層金属層 2 Bを形成するために別工程を 設ける必要がない。

【0038】また、層間絶縁膜8に、下層金属層2Bに 通じるビアホール7b、上層金属層4に通じるビアホー ル7c, 7dを形成する工程、および各ビアホール7 b, 7 c, 7 d内に、それぞれ配線ライン 7 B, 7 C, 7Dを形成する工程においても、従来の下層配線層2A に通じるピアホール7a、およびピアホール7a内に、 配線ライン7Aを形成する工程で同時に形成することが 40 可能になり、ビアホール7b, 7c, 7d、および配線 ライン7B, 7C, 7Dを形成するために別工程を設け る必要がない。

【0039】さらに、上層金属層4の膜厚さが、下層金 属層2Bの膜厚さよりも薄く形成されることにより、層 間絶縁膜8の表面のCMP技術による平坦化を容易にす ることが可能となる。

【0040】 (実施の形態2) 次に、実施の形態2にお ける半導体装置およびその製造方法について、図7から 図11を参照して説明する。なお、図7は、本実施の形 から図11は、図7の断面構造にしたがった製造方法を 示す製造工程図である。

9

【0041】(断面構造)図7を参照して、本実施の形 態における半導体装置の断面構造の特徴は、上記実施の 形態1の構造と比較した場合、実施の形態1において は、誘電体層3Aが、上層金属層4と同一形状にパター ニングされているのに対して、本実施の形態において は、誘電体層3Bが、下層金属層2Bの表面を覆うよう に形成されている点が相違する。上記実施の形態1の構 とができない場合に採用される構造であるのに対して、 本実施の形態の構造は、誘電体膜3Aに反射防止膜の機 能を兼用させることができる場合に採用可能な構造であ る。なお、他の構造については、実施の形態1と同一の 構造からなるため、同一または相当部分については、実 施の形態1と同一の参照番号を付し、詳細な説明は省略 する。

【0042】(製造工程)次に、図8から図11を参照 して、上記構成からなる半導体装置の製造方法について 説明する。まず、図 8 を参照して、所定形状のレジスト *20* の形態における半導体装置の構造を示す断面図であり、 膜5を形成するまでは、上記図2で説明した製造工程と 同様にして形成する。なお、TiN(上側)/Ti(下 側) 層2cの上に、誘電体膜3Aに代わり誘電体膜3B として、反射防止膜の機能を有するものとして、たとえ ばP-SiO、P-SiON、P-SiN、またはTa O2 (タンタルオキサイド系) 等を約50nm形成す

【0043】次に、図9を参照して、レジスト膜5をマ スクにして、塩素系エッチャント (Cl2+BCl3)を 用いて、上層金属層4のみパターニングを行なう。その 30 後、レジスト膜5を除去する。

【0044】次に、図10を参照して、図4で説明した 工程と同様に、誘電体膜3Bおよび上層金属層4の上 に、写真製版技術を用いて、配線層形成領域1000 と、MIM容量素子形成領域2000との境界領域に、 所定の開口部17aを有するレジスト膜17を形成す る。その後、このレジスト膜17をマスクにして、誘電 体膜3Bおよび配線層2のエッチングを行なう。これに より、配線層形成領域1000において、下層金属層2 Bが完成する。

【0045】次に、図11を参照して、レジスト膜17 を除去した後、上記実施の形態1の図5および図6に示 す工程と同様の工程を採用することにより、図7に示す 本実施の形態におけるMIM容量素子を有する半導体装 置が完成する。

【0046】(作用・効果)以上、本実施の形態におけ る半導体装置およびその製造方法によれば、上記実施の 形態1における半導体装置およびその製造方法と同様の 作用効果を得ることができる。また、本実施の形態によ

膜を成膜する工程を無くすことができるため、製造工程 数を削減することが可能になる。

【0047】さらに、上記実施の形態1に比べ、誘電体 膜3Bのパターニングを行なう必要がないため、誘電体 膜3Bのパターニングに用いられるエッチャントに上層 金属層4の端部がさらされないため(図7および図9の 丸印15で囲まれた領域)、上層金属層4の端部の損傷 (特に、A1Cu/Ti(100nm/50nm) 層4 a の損傷)が緩和され、MIM容量素子のリーク低減に 造は、誘電体膜3Aに反射防止膜の機能を兼用させるこ 10 よるMIM容量素子の信頼性を向上させることが可能に なる。

> 【0048】また、上記実施の形態1において、反射防 止膜6が高絶縁体でない場合には、上層金属層4と下層 金属層2Bとの間で短絡するおそれがあるが、本実施の 形態における構成においては、下層金属層2Bと上層金 属層4との間での短絡が生じることはない。

> 【0049】 (実施の形態3)次に、実施の形態3にお ける半導体装置およびその製造方法について、図12か ら図16を参照して説明する。なお、図12は、本実施 図13から図16は、図12の断面構造にしたがった製 造方法を示す製造工程図である。

> 【0050】(断面構造)図12を参照して、本実施の 形態における半導体装置の断面構造の特徴は、上記実施 の形態1の構造と比較した場合、実施の形態1において は、上層金属層4を構成するAlCu/Ti(100n m/50nm) 層4aの端面とTiN(上側)/Ti (下側) 層4 b の端面とが同一の位置となるように設け られている。しかし、本実施の形態においては、AIC u/Ti (100nm/50nm) 層4aの端面がTi N (上側) / T i (下側) 層 4 b の端面よりも内側に後 退している点に特徴がある。したがって、TiN(上 側) / Ti (下側) 層 4 b の端面と、反射防止膜 6 との 間には空洞部4Bが形成されている。なお、他の構造に ついては、実施の形態1と同一の構造からなるため、同 ーまたは相当部分については、実施の形態1と同一の参 照番号を付し、詳細な説明は省略する。

【0051】 (製造工程) 次に、図13から図16を参 照して、上記構成からなる半導体装置の製造方法につい 40 て説明する。まず、図13を参照して、所定形状のレジ スト膜5を形成するまでは、上記図2で説明した製造工 程と同様にして形成する。

【0052】次に、図14を参照して、レジスト膜5を マスクにして、上層金属層4のみをパターニングし、上 層金属層4を形成している積層膜を利用してサイドエッ チを行なう。本実施の形態においては、上層金属層4 が、AlCu/Ti (100nm/50nm) 層4aと TiN(上側)/Ti(下側)層4bとの積層構造から なるため、AICu/Ti(100nm/50nm)層 れば、実施の形態1における製造方法に比べ、反射防止 50 4aの端面がTiN(上側)/Ti(下側)層4bの端 面よりも後退するようにエッチングを行なう。具体的には、TiN(上側)/Ti(下側)層4bよりAlCu/Ti(100nm/50nm)層4aの方がエッチングレートが速い、たとえば塩素系エッチャント(Cl2+BCl3)を用いてエッチングを行なうか、もしくは、実施の形態1の場合と同様に、AlCu/Ti(100nm/50nm)層4aおよびTiN(上側)/Ti(下側)層4bのエッチングを行なった後に、AlCu/Ti(100nm/50nm)層4aのみをリン酸でウエットエッチングを行なう。

【0053】次に、図15を参照して、誘電体層3Aを、エッチバックで除去する。その後、図16を参照して、上層金属層4の上面および側面、誘電体層3Aの側面を覆い、かつ、露出する配線層2の表面を覆うように、膜厚さ約50nmのP-SiONからなる反射防止膜6を形成する。次に、反射防止膜6の上に、写真製版技術を用いて、配線層形成領域1000と、MIM容量素子形成領域2000との境界領域に、所定の開口部17aを有するレジスト膜17を形成する。その後、上記実施の形態1の図5および図6に示す工程と同様の工程20を採用することにより、図12に示す本実施の形態におけるMIM容量素子を有する半導体装置が完成する。

【0054】(作用・効果)以上、本実施の形態における半導体装置およびその製造方法によれば、上記実施の形態1における半導体装置およびその製造方法と同様の作用効果を得ることができる。また、本実施の形態によれば、MIM容量素子を構成する上層金属層4のA1Cu/Ti(100nm/50nm)層4aの端面が、誘電体層3Aの除去時に用いられるエッチャントに直接さらされないため、上層金属層4の端部の損傷(特に、図12および図15の丸印15で囲まれた領域の損傷)が緩和され、MIM容量素子のリーク低減によるMIM容量素子の信頼性を向上させることが可能になる。なお、TiN(上側)/Ti(下側)層4bの端面がA1Cu/Ti(100nm/50nm)層4aの端面よりも外側に突出する構造となるため、Ti(下側)層4bの突出部分の剥がれ等による発塵に注意する必要がある。

【0055】(実施の形態4)次に、実施の形態4における半導体装置およびその製造方法について、図17から図19を参照して説明する。なお、図17は、本実施 40の形態における半導体装置の構造を示す断面図であり、図18および図19は、図17の断面構造にしたがった製造方法を示す製造工程図である。

【0056】(断面構造)図17を参照して、本実施の 形態における半導体装置の断面構造の特徴は、上記実施 の形態3の構造と比較した場合、実施の形態3において は、誘電体層3Aが、TiN(上側)/Ti(下側)層 4bと同一形状にパターニングされているのに対して、 本実施の形態においては、誘電体層3Bが、下層金属層 2Bの表面を覆うように形成されている点が相違する。 上記実施の形態3の構造は、実施の形態1の構造の場合と同様に、誘電体膜3Aに反射防止膜の機能を兼用させることができない場合に採用される構造であるのに対して、本実施の形態の構造は、実施の形態2の構造の場合と同様に、誘電体膜3Aに反射防止膜の機能を兼用させることができる場合に採用可能な構造である。なお、他の構造については、実施の形態3と同一の構造からなるため、同一または相当部分については、実施の形態3同一の参照番号を付し、詳細な説明は省略する。

12

10 【0057】(製造工程)次に、図18および図19を参照して、上記構成からなる半導体装置の製造方法について説明する。まず、図18を参照して、所定形状のレジスト膜5を形成するまでは、上記図2で説明した製造工程と同様にして形成する。なお、TiN(上側)/Ti(下側)層2cの上に、誘電体膜3Aに代わり誘電体膜3Bとして、反射防止膜の機能を有するものとして、たとえばPーSiO、PーSiON、PーSiN、またはTaO2(タンタルオキサイド系)等を約50nm形成する。

【0058】次に、図19を参照して、レジスト膜5を マスクにして、上層金属層4のみをパターニングし、上 層金属層4を形成している積層膜を利用してサイドエッ チを行なう。本実施の形態においては、上記実施の形態 3の場合と同様に、上層金属層4が、AICu/Ti (100nm/50nm) 層4aとTiN (上側) /T i (下側) 層4bとの積層構造からなるため、AlCu /Ti(100nm/50nm)層4aの端面がTiN (上側) / Ti (下側) 層4bの端面よりも後退するよ うにエッチングを行なう。具体的には、TiN(上側) 30 /Ti (下側) 層4bよりAlCu/Ti (100nm /50nm) 層4aの方がエッチングレートが速い、た とえば塩素系エッチャント(Cl2+BCl3)を用いて エッチングを行なうか、もしくは、実施の形態1の場合 と同様に、AICu/Ti(100nm/50nm)層 4 a およびTiN(上側)/Ti(下側)層4bのエッ チングを行なった後に、AICu/Ti(100nm/ 50 nm) 層4 a のみをリン酸でウエットエッチングを 行なう。

【0059】その後、図10、図11、および図5および図6に示す工程と同様の工程を採用することにより、図17に示す本実施の形態におけるMIM容量素子を有する半導体装置が完成する。なお、本実施の形態においても、TiN(上側)/Ti(下側)層4bの端面がAlCu/Ti(100nm/50nm)層4aの端面よりも外側に突出する構造となるため、Ti(下側)層4bの突出部分の剥がれ等による発塵に注意する必要がある。

【0060】(作用・効果)以上、本実施の形態における半導体装置およびその製造方法によれば、上記実施の 50 形態3における半導体装置およびその製造方法と同様の 作用効果を得ることができる。また、本実施の形態によれば、実施の形態3における製造方法に比べ、反射防止膜を成膜する工程を無くすことができるため、製造工程数を削減することが可能になる。

13

【0061】さらに、上記実施の形態3に比べ、誘電体膜3Bのパターニングを行なう必要がないため、誘電体膜のパターニングに用いられるエッチャントに上層金属層4の端部がさらされないため(図17および図19の丸印15で囲まれた領域)、上層金属層4の端部の損傷(特に、AICu/Ti(100nm/50nm)層4aの損傷)が緩和され、MIM容量素子のリーク低減によるMIM容量素子の信頼性を向上させることが可能になる。

【0062】また、上記実施の形態3において、反射防止膜6が高絶縁体でない場合には、上層金属層4と下層金属層2Bとの間で短絡するおそれがあるが、本実施の形態における構成においては、下層金属層2Bと上層金属層4との間での短絡が生じることはない。

【0063】(実施の形態5)次に、実施の形態5における半導体装置およびその製造方法について、図20か 20 5図25を参照して説明する。なお、図20は、本実施の形態における半導体装置の構造を示す断面図であり、図21から図25は、図20の断面構造にしたがった製造方法を示す製造工程図である。

【0064】(断面構造)図20を参照して、本実施の 形態における半導体装置の断面構造の特徴は、上記実施 の形態1の構造と比較した場合、誘電体層3Aおよび上 層金属層4の側面にサイドウォール10aが設けられて いる点にある。なお、他の構造については、実施の形態 1と同一の構造からなるため、同一または相当部分につ 30 いては、実施の形態1と同一の参照番号を付し、詳細な 説明は省略する。

【0065】(製造工程)次に、図21から図25を参照して、上記構成からなる半導体装置の製造方法について説明する。まず、図21を参照して、所定形状のレジスト膜5を形成するまでは、上記図2で説明した製造工程と同様にして形成する。

【0066】次に、図22を参照して、上記図3で説明した製造工程と同様に、レジスト膜5をマスクにして、C12とBC13との混合ガスを用いて、誘電体層3A、および上層金属層4のパターニングを行なう。その後、レジスト膜5の除去を行なう。その後、図23を参照して、上層金属層4の上面および側面、誘電体層3Aの側面、露出する配線層2の表面を覆うように絶縁膜として、たとえばP-TEOS膜10を約50nm形成する。

【0067】次に、図24を参照して、P-TEOS膜 10を配線層2が露出するまでエッチバックを行ない、 誘電体層3Aおよび上層金属層4の側面にP-TEOS 膜からなるサイドウォール10aを形成する。その後、 図25を参照して、上層金属層4の上面、およびサイドウォール10aを覆い、かつ、露出する配線層2の表面を覆うように、膜厚さ約50nmのP-SiONからなる反射防止膜6を形成する。その後、上記実施の形態1における図4から図6で説明した製造工程を採用することにより、図20に示す本実施の形態におけるMIM容量素子を有する半導体装置が完成する。

14

【0068】(作用・効果)以上、本実施の形態における半導体装置およびその製造方法によれば、上記実施の10 形態1における半導体装置およびその製造方法と同様の作用効果を得ることができる。また、上記実施の形態1の構造によれば、誘電体層3Aの除去時に荒れた上層金属層4の側面が直接反射防止膜6と接しているため、上層金属層4の側面と反射防止膜6との間で電界集中が生じやすく、その結果リークが生じやすかったが、本実施の形態における半導体装置の構造によれば、誘電体層3Aおよび上層金属層4の側面にサイドウォール10aが設けられていることから、下層金属層2Bと上層金属層4との間におけるリークの防止を図ることが可能にな

【0069】(実施の形態6) 次に、実施の形態6における半導体装置およびその製造方法について、図26から図30を参照して説明する。なお、図26は、本実施の形態における半導体装置の構造を示す断面図であり、図27から図30は、図26の断面構造にしたがった製造方法を示す製造工程図である。

【0070】(断面構造)図26を参照して、本実施の 形態における半導体装置の断面構造の特徴は、上記実施 の形態5の構造と比較した場合、上層金属層4の側面に のみサイドウォール10bが設けられており、サイドウ ォール10bの下方にまで誘電体層3Aが延びて形成さ れている点にある。なお、他の構造については、実施の 形態5と同一の構造からなるため、同一または相当部分 については、実施の形態5と同一の参照番号を付し、詳 細な説明は省略する。

【0071】(製造工程)次に、図27から図30を参照して、上記構成からなる半導体装置の製造方法について説明する。まず、図27を参照して、所定形状のレジスト膜5を形成するまでは、上記図2で説明した製造工40程と同様にして形成する。

【0072】次に、図28を参照して、上記図9で説明した製造工程と同様に、レジスト膜5をマスクにして、塩素系エッチャント (Cl<sub>2</sub>+BCl<sub>3</sub>)を用いて、上層金属層4のみパターニングを行なう。その後、レジスト膜5を除去する。

【0073】次に、図29を参照して、上層金属層4の上面および側面、露出する誘電体層3Aの表面を覆うように絶縁膜として、たとえばP-TEOS膜10を約50nm形成する。

50 【0074】次に、図30を参照して、露出する誘電体

層3AおよびP-TEOS膜10を、配線層2が露出す るまでエッチバックを行ない、上層金属層4の側面にの みP-TEOS膜からなるサイドウォール10bを形成 する。その後、上記実施の形態1における図4から図6 で説明した製造工程を採用することにより、図26に示 す本実施の形態におけるMIM容量素子を有する半導体 装置が完成する。

【0075】(作用・効果)以上、本実施の形態におけ る半導体装置およびその製造方法によれば、上記実施の 形態5における半導体装置およびその製造方法と同様の 10 作用効果を得ることができる。また、本実施の形態によ れば、上層金属層4の側面にのみサイドウォール10b を設けるプロセスを採用していることから、誘電体膜3 Aのパターニングに用いられるエッチャントに上層金属 層4の端部がさらされないため(図26および図30の 丸印15で囲まれた領域)、上層金属層4の端部の損傷 (特に、AlCu/Ti (100nm/50nm) 層4 aの損傷)が緩和され、MIM容量素子のリーク低減に よるMIM容量素子の信頼性を向上させることが可能に なる。

【0076】(実施の形態7)次に、実施の形態7にお ける半導体装置およびその製造方法について、図31お よび図32を参照して説明する。なお、図31は、本実 施の形態における半導体装置の構造を示す断面図であ り、図32は、図31の断面構造にしたがった製造方法 を示す製造工程図である。

【0077】 (断面構造) 図31を参照して、本実施の 形態における半導体装置の断面構造の特徴は、上記実施 の形態5および6の半導体装置の構造と比較した場合、 誘電体層3Bが、下層金属層2Bの表面を覆うように形 成されている点にある。上記実施の形態5および6の構 造は、誘電体膜3Aに反射防止膜の機能を兼用させるこ とができない場合に採用される構造であるのに対して、 本実施の形態の構造は、誘電体膜3Bに反射防止膜の機 能を兼用させることができる場合に採用可能な構造であ る。また、上層金属層4の側面にのみサイドウォール1 0 c が設けられている。なお、他の構造については、上 記実施の形態5および6と同一構造からなるため、同一 または相当部分については、上記実施の形態5および6 同一の参照番号を付し、詳細な説明は省略する。

【0078】 (製造工程) 次に、上記構成からなる半導 体装置の製造方法について説明する。図32を参照し て、上述した図27から図29に示す工程において、誘 電体膜3Aを形成する代わりに、TiN (上側) /Ti (下側)層2cの上に、誘電体膜3Bとして、反射防止 膜の機能を有するものとして、たとえばP-SiO、P -SiON、P-SiN、またはTaO2(タンタルオ キサイド系) 等を約50 n m形成する。その後、P-T EOS膜10を、誘電体膜3Bが露出するまでエッチバ 膜からなるサイドウォール10cを形成する。その後、 上記実施の形態1における図4から図6で説明した製造 工程を採用することにより、図31に示す本実施の形態 におけるM I M容量素子を有する半導体装置が完成す

16

【0079】(作用・効果)以上、本実施の形態におけ る半導体装置およびその製造方法によれば、上記実施の 形態6における半導体装置およびその製造方法と同様の 作用効果を得ることができる。また、本実施の形態によ れば、実施の形態6における製造方法に比べ、反射防止 膜を成膜する工程を無くすことができるため、製造工程 数を削減することが可能になる。

【0080】(実施の形態8)次に、上記各実施の形態 における半導体装置のレイアウトについて検討する。な お、代表的なMIM容量素子を備える半導体装置として 実施の形態1における半導体装置を用いた場合のレイア ウトについて以下検討するが、実施の形態2から7に示 す半導体装置においても同様である。

【0081】図33は、実施の形態1における半導体装 置を用いて、下層金属層 2 Bの接続方法に何ら制限がな い場合のレイアウト構造を示す断面構造図である。下層 金属層2Bの直下には、下層層間絶縁膜1を介在して、 TiN層12a、AlCu層12b、およびTiN/T i 層 1 2 c からなる下層配線層 1 2 が設けられ、下層金 属層2Bと下層配線層12との間は、下層層間絶縁膜1 のビアホール7e、7f、7gに設けられた配線ライン 7E, 7F, 7Gにより接続されている。

【0082】ここで、配線ライン7E, 7F, 7Gが設 けられることにより、図34の拡大断面図に示すよう に、誘電体層3Aおよび下層金属層2Bには、ビアホー ル7e, 7f, 7gに対応した凹部(図34中のXで囲 まれる領域)が形成されるため、誘電体層3Aの表面積 が設計値に対して変動し、MIM容量素子の容量が安定 しない問題が考えられる。

【0083】そこで、図35の断面構造図に示す本実施 の形態における半導体装置のレイアウトによれば、下層 金属層2Bの下方には、配線ライン7F,7Gを設け ず、ビアホール11aに配線ライン11のみを設けるよ うにしている。

【0084】(作用・効果)このレイアウトを採用する ことにより、誘電体層3Aに凹凸が生じることがなくな るため、誘電体層3Aの表面積が設計値どおりとなり、 MIM容量素子の容量を安定させることが可能になる。 【0085】 (実施の形態9) 次に、本実施の形態にお ける半導体装置のレイアウトについて説明する。上記図 35に示す実施の形態8におけるレイアウトにおいて は、下層金属層2Bと下層配線層12との間における寄 生容量が問題となる場合が考えられる。そこで、本実施 の形態においては、図36の断面構造に示すように、こ ックを行ない、上層金属層4の側面にのみP-TEOS 50 の寄生容量の問題を解消するために、MIM容量素子を 構成する下層金属層 2 Bの直下のレイヤには、下層配線 層12を設けない構造としている。なお、寄生容量の低 減を目的とする観点から、MIM容量素子の容量より少 なくとも10%以下の容量となるように、下層金属層2 Bと下層配線層12との膜厚を厚くする構造を採用する ことも可能である。

17

【0086】(作用・効果)このレイアウトを採用する ことにより、寄生容量の低減が図られ、MIM容量素子 を有する半導体装置の機能の信頼性の向上を図ることが 可能になる。

【0087】(実施の形態10)次に、本実施の形態に おける半導体装置のレイアウトについて説明する。本実 施の形態においては、平面的に見て少なくともMIM容 量素子を含むように金属配線層を配置することにより、 この配線層下に配置される素子や他の配線をMIM容量 素子からシールドしようとするものである。

【0088】具体的な構造としては、図37に示すよう に、MIM容量素子を構成する下層金属層2Bの直下に 下層層間絶縁層1を設け、さらに、この下層層間絶縁層 1の下方において、層間絶縁層13を介在して、金属配 20 線層14を設けている。金属配線層14は、たとえば、 TiN層14a、AlCu層14b、およびTiN/T i層14c等から構成される。また、下層層間絶縁層1 の中にも金属配線層12が設けられ、この金属配線層1 2と下層金属層2Bとが、層間絶縁層1のビアホール1 1 a に設けられた配線ライン11Aにより連結されてい る。金属配線層12も、たとえば、TiN層12a、A 1 Cu層12b、およびTiN/Ti層12c等から構 成される。

【0089】(作用・効果)このレイアウトを採用する ことにより、MIM容量素子に近接して設けられる素子 または配線層の、MIM容量素子からの影響を金属配線 層14によりシールドすることが可能になり、MIM容 量素子を有する半導体装置の機能の信頼性の向上を図る ことが可能になる。

【0090】 (実施の形態11) 次に、本実施の形態に おける半導体装置のレイアウトについて説明する。上述 した実施の形態1においては、層間絶縁膜8 (図1参 照)の平坦化を図るために、上層金属層4の膜厚さを下 層金属層2Bの膜厚さよりも薄くなるように設定した が、本実施の形態においては、さらに平面的なレイアウ トも考慮することで、層間絶縁膜8の平坦化を図ろうと するものである。局所的にMIM容量素子が形成された 場合、MIM容量素子が存在する層間絶縁膜8はたの領 域よりも高くなることが定性的に認められている。

【0091】そこで、本実施の形態においては、MIM 容量素子の占有率を規定し(たとえば、300×300 メッシュの場合に、10%以上50%以下)、図38の 平面図に示すように、ダミーMIM容量素子の下層金属 層ダミーレイヤ20の上に、上層金属層ダミーレイヤ2 *50* る半導体装置の構造を示す断面図である。

1を形成し、見かけ上チップ内において、動作に寄与す るMIM容量素子とダミーMIM容量素子とが均一な配 置となるように設けられている。

【0092】(作用・効果)このレイアウトを採用する ことにより、チップ内に均一に高い領域(実際に機能す るMIM容量素子と、ダミーのMIM容量素子)が形成 されるため、層間絶縁膜8が、CMP研磨により均一に 平坦化されることが可能になる。

【0093】なお、今回開示された実施の形態はすべて 10 の点で例示であって制限的なものではないと考えられる べきである。本発明の範囲は上記した説明ではなくて特 許請求の範囲によって示され、特許請求の範囲と均等の 意味および範囲内でのすべての変更が含まれることが意 図される。

#### [0094]

【発明の効果】以上、本発明に基いた半導体装置および その製造方法によれば、容量素子を構成する下層金属層 を、下層配線層の製造工程で同時に形成することが可能 になり、配線層を下層配線層と下層金属層に分離するた めの、マスク (写真製版工程)を1枚追加するのみでよ く、下層金属層を形成するために別工程を設ける必要が ない。

【0095】また、下層金属層に通じる第1ビアホー ル、上層金属層に通じる第2ビアホールを形成する工 程、および第1および第2ビアホール内に、それぞれ第 1および第2ラインを形成する工程においても、従来の 下層配線層に通じる第3ビアホール、および第3ビアホ ール内に、第3配線ラインを形成する工程で同時に形成 することが可能になり、第1、第2ビアホール、および 30 第1、第2配線ラインを形成するために別工程を設ける 必要がない。

【0096】さらに、上層金属層の膜厚さが、下層金属 層の膜厚さよりも薄く形成されることにより、層間絶縁 膜の表面のCMP技術による平坦化を容易にすることが 可能となる。

## 【図面の簡単な説明】

【図1】 実施の形態1におけるMIM容量素子を有す る半導体装置の構造を示す断面図である。

【図2】 図1の断面構造にしたがった半導体装置の製 40 造方法を示す第1の製造工程図である。

【図3】 図1の断面構造にしたがった半導体装置の製 造方法を示す第2の製造工程図である。

【図4】 図1の断面構造にしたがった半導体装置の製 造方法を示す第3の製造工程図である。

【図5】 図1の断面構造にしたがった半導体装置の製 造方法を示す第4の製造工程図である。

【図6】 図1の断面構造にしたがった半導体装置の製 造方法を示す第5の製造工程図である。

【図7】 実施の形態2におけるMIM容量素子を有す

(11)

19 【図8】 図7の断面構造にしたがった半導体装置の製造方法を示す第1の製造工程図である。

【図9】 図7の断面構造にしたがった半導体装置の製造方法を示す第2の製造工程図である。

【図10】 図7の断面構造にしたがった半導体装置の 製造方法を示す第3の製造工程図である。

【図11】 図7の断面構造にしたがった半導体装置の 製造方法を示す第4の製造工程図である。

【図12】 実施の形態3におけるMIM容量素子を有する半導体装置の構造を示す断面図である。

【図13】 図12の断面構造にしたがった半導体装置の製造方法を示す第1の製造工程図である。

【図14】 図12の断面構造にしたがった半導体装置の製造方法を示す第2の製造工程図である。

【図15】 図12の断面構造にしたがった半導体装置の製造方法を示す第3の製造工程図である。

【図16】 図12の断面構造にしたがった半導体装置の製造方法を示す第4の製造工程図である。

【図17】 実施の形態4におけるMIM容量素子を有する半導体装置の構造を示す断面図である。

【図18】 図17の断面構造にしたがった半導体装置の製造方法を示す第1の製造工程図である。

【図19】 図17の断面構造にしたがった半導体装置の製造方法を示す第2の製造工程図である。

【図20】 実施の形態5におけるMIM容量素子を有する半導体装置の構造を示す断面図である。

【図21】 図20の断面構造にしたがった半導体装置の製造方法を示す第1の製造工程図である。

【図22】 図20の断面構造にしたがった半導体装置の製造方法を示す第2の製造工程図である。

【図23】 図20の断面構造にしたがった半導体装置の製造方法を示す第3の製造工程図である。

【図24】 図20の断面構造にしたがった半導体装置の製造方法を示す第4の製造工程図である。

【図25】 図20の断面構造にしたがった半導体装置の製造方法を示す第5の製造工程図である。

【図26】 実施の形態6におけるMIM容量素子を有する半導体装置の構造を示す断面図である。

【図27】 図26の断面構造にしたがった半導体装置の製造方法を示す第1の製造工程図である。

【図28】 図26の断面構造にしたがった半導体装置の製造方法を示す第2の製造工程図である。

【図29】 図26の断面構造にしたがった半導体装置の製造方法を示す第3の製造工程図である。

【図30】 図26の断面構造にしたがった半導体装置の製造方法を示す第4の製造工程図である。

【図31】 実施の形態7におけるMIM容量素子を有 10 する半導体装置の構造を示す断面図である。

【図32】 図31の断面構造にしたがった半導体装置の製造方法を示す製造工程図である。

【図33】 実施の形態1における半導体装置の問題点を示す第1断面構造図である。

【図34】 実施の形態1における半導体装置の問題点を示す第2断面構造図である。

【図35】 実施の形態8における半導体装置の断面構造図である。


【図36】 実施の形態9における半導体装置の断面構 20 造図である。


【図37】 実施の形態10における半導体装置の断面 構造図である。


【図38】 実施の形態11における半導体装置の平面 図である。

【符号の説明】


下層層間絶縁膜、2,12 配線層、2A 下層配線層、2B 下層金属層、2a,9a,12a,14a TiN層、2b,4b,9b,12b,14b Al Cu層、2c,4c,9c,12c,14c TiN
(上側) /Ti(下側)層、3A,3B 誘電体層、4 上層金属層、4B 空洞部、4a AlCu/Ti層、6,16 反射防止膜、7A,7B,7C,7D,7E,7F,7G,11 配線ライン、7a,7b,7c,7d,7e,7f,7g,11aビアホール、9A,9B,9C 上層配線層、10a,10b,10c サイドウォール、13 層間絶縁層、14 金属配線層、20 下層金属層ダミーレイヤ、21 上層金属層ダミーレイヤ。









【図20】




【図22】




【図25】




【図23】




【図24】




【図26】




【図27】





【図28】






【図31】






【図34】


【図35】




74 7F




【図36】



【図38】



【図37】



フロントページの続き